種子教師培訓:A-08 RISC-V指令集架構實作與硬體架構設計課程模組

發布日期

2020/8/24

活動日期:109年8月24日
主辦單位:物聯基礎技術聯盟

承辦單位:國立臺灣大學電子工程研究所
活動地點:國立臺灣大學電機二館130電腦教室

​參與人數:15人

  此活動為讓申請課程之教授與助教了解與熟悉模組A-8所設計之教材,而整體課程教學目標為將RISC-V的指令集架構,結合原本『計算機組織』所學習MIPS CPU的概念,實作出單時序(single cycle)支援RISC-V基本以及壓縮(compression)指令集的處理器核心。

  活動主要分成早上下午兩場,早上場主要講述子模組A-8-1: Single Cycle RISC-V Hardware Implementation,主要教學目標為讓教授與助教可基於此份教材了解RISC-V基本指令集及其硬體架構,並透過Verilog硬體描述語言具體實現一個單時序RISC-V處理器。下午場主要講述子模組A-8-2: Compression ISA Implementation in Single Cycle RISC-V,主要教學目標為讓教授與助教可基於此份教材了解RISC-V壓縮擴充指令集及其硬體設計,並透過Verilog硬體描述語言設計一個可支援壓縮指令集之單時序RISC-V處理器。

召集人:黃穎聰教授  執行秘書:江衍忠教授   磨課師控管主持人:范志鵬教授    

​聯盟助理:陳宜秋小姐 、謝羽青小姐    TEL:04-22851549#918、#919  FAX:04-22851410

402 台中市南區興大路145號 國立中興大學電機工程學系 

Copyright © 2017 智慧聯網整合推動聯盟中心